Unai Bidarte Peraita-rekin lankidetzan egindako argitalpenak (35)

2018

  1. Definición de máquinas de estados, eventos y acciones en pequeños procesadores

    Tecnología, Aprendizaje y Enseñanza de la Electrónica: TAEE 2018 : Actas del XIII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica, Tenerife, 20-22 de junio, 2018

  2. Las máquinas de tiempo como base del procesamiento en tiempo real con pequeños procesadores

    Tecnología, Aprendizaje y Enseñanza de la Electrónica: TAEE 2018 : Actas del XIII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica, Tenerife, 20-22 de junio, 2018

  3. Salvar al soldado Teleco

    Tecnología, Aprendizaje y Enseñanza de la Electrónica: TAEE 2018 : Actas del XIII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica, Tenerife, 20-22 de junio, 2018

2016

  1. Intelligent gateway for industry 4.0-compliant production

    IECON Proceedings (Industrial Electronics Conference)

2013

  1. Fast context reloading lockstep approach for SEUs mitigation in a FPGA soft core processor

    IECON Proceedings (Industrial Electronics Conference)

  2. System-on-Chip implementation of Reliable Ethernet Networks nodes

    IECON Proceedings (Industrial Electronics Conference)

2012

  1. Interface tasks oriented 8-bit soft-core processor

    9th FPGAworld Conference - Academic Proceedings 2012, FPGAworld 2012

2011

  1. I2CSec: A secure serial Chip-to-Chip communication protocol

    Journal of Systems Architecture, Vol. 57, Núm. 2, pp. 206-213

2010

  1. An autonomous fault tolerant system for CAN communications

    Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)

  2. Review of Electronic Design Automation tools for High-Level Synthesis

    2010 International Conference on Applied Electronics, AE 2010

2009

  1. AES-galois counter mode encryption/decryption FPGA core for industrial and residential gigabit ethernet communications

    Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)

  2. CRYx-BCU: A security oriented cost-conscious SoPC implementation for bus coupling units of the European installation bus

    2009 Applied Electronics International Conference, AE 2009

  3. DNAX-BCU: An un-clonable cost-conscious SoPC implementation for Bus Coupling Units of the European Installation Bus

    ICDCS: 2009 INTERNATIONAL CONFERENCE ON DISTRIBUTED COMPUTING SYSTEMS WORKSHOPS

  4. FPGA technology for multi-axis control systems

    Mechatronics, Vol. 19, Núm. 2, pp. 258-268

  5. Integración de unidades procesadoras para el estándar de redes domóticas KNX/EIB en dispositivos reconfigurables

    Actas de las IX Jornadas de computación reconfigurable y aplicaciones: Universidad de Alcalá, Departamento de Electrónica, Alcalá de Henares, 9-11 septiembre, 2009

  6. PCIREX: A fast prototyping platform for TMR dynamically reconfigurable systems

    ReConFig'09 - 2009 International Conference on ReConFigurable Computing and FPGAs

2008

  1. Review of basic guidelines when designing mixed PCBs for SI and EMI

    IECON Proceedings (Industrial Electronics Conference)

2007

  1. Decompression dual core for SoPC applications in high speed FPGA

    IECON Proceedings (Industrial Electronics Conference)

  2. Design of a master device for the multifunction vehicle bus

    IEEE Transactions on Vehicular Technology, Vol. 56, Núm. 6 II, pp. 3695-3708

  3. Hardware architecture for a general regression neural network coprocessor

    Neurocomputing, Vol. 71, Núm. 1-3, pp. 78-87