Implementacion en fpga de la transformada rapida de fourier unidimensional y sus operadores basicos con aritmetica de digitos en serie

Resumen

Esta tesis Doctoral se centra en el diseño de procesadores FFT en dispositivos programables FPGA. Con este fin se ha estudiado la eficiente implantacion en esta tecnologia de sus operadores aritmeticos basicos (multiplicadores complejos y butterflies) y de las distintas arquitecturas de la FFT completa. En todos los casos se han desarrollado estructuras basadas en la aritmetica de digitos en serie, lo que permite ajustar la frecuencia de operación a la requerida por cada aplicación, minimizando el coste en area. La realizacion de la multiplicacion completa se ha desarrollado utilizando dos tecnicas: el algoritmo de Booth y la aritmetica distribuida. En la implementacion de butterflies se han utilizado los multiplicadores antes indicados y el algoritmo CORDIC. Ambos operadores han sido comparados con los resultados ofrecidos en fuentes bibliograficas. La principal aportacion del trabajo es la aplicación de los resultados del estudio anterior el desarrollo de procesadores FFT con arquitecturas pipeline y monoprocesador. Esta Tesis Doctoral concluye con la elaboración de un mapa de diseño para cada una de las longitudes de la transformada, que facilita la eleccion de la arquitectura FFT que minimiza el area dada una restriccion de velocidad.