Nueva arquitectura hardware para control de procesos basada en algoritmos de lógica borrosa

Laburpena

La tesis se ha desarrollado en el ambito de los controladores de procesos basados en logica borrosa, denominados controladores borrosos. El estudio se ha centrado en las arquitecturas digitales hardware para control borroso cuya aplicación se encuentra en procesos que requieren una alta velocidad de reaccion. La arquitectura del procesador es segmentada y el procesamiento se realiza de forma secuencial. El carácter secuencial del procesamiento ha permitido obtenr una gran flexibilidad, ya que ha permitido aumentar el numero de reglas (7000) y de variables de entrada (32) y salida (32). Ademas, la secuencialidad ha permitido introducir el tratamiento de señales digitales binarias en el controlador para seleccionar, en tiempo de ejecuccion, diferentes estrategias de control borroso. El hecho de haber realizado una arquitectura segmentada o Pipeline ha permitido aumentar el rendimiento del controlador. Con un tiempo de ejecución de un ciclo de 70 ns se pueden procesar más de 2,4 millones de reglas por segundo. En la tesis se presenta un software de preporcesamiento de las reglas borrosas que ha sido decisivo para conseguir simplificaciones y ahorros importantes en tiempo de ejecucion del controlador hardware. Por ultimo, se presenta el prototipo mas reciente de la investigacion donde mediante el controlador borroso se guia automaticamente un vehiculo dotado de sensores de ultrasonidos.