Sistema de binarización basado en fpga para ocr en aplicaciones de voto electrónico

  1. LÁZARO ARROTEGUI, JESÚS
Dirigida por:
  1. José Luis Martín Director

Universidad de defensa: Universidad del País Vasco - Euskal Herriko Unibertsitatea

Fecha de defensa: 07 de julio de 2005

Tribunal:
  1. Joseba Iñaki Goirizelaia Ordorika Presidente/a
  2. Aitzol Zuloaga Izaguirre Secretario
  3. Manuel Ramón Mazo Quintas Vocal
  4. Armando Roy Yarza Vocal
  5. Sergio Cuenca Asensi Vocal

Tipo: Tesis

Teseo: 126747 DIALNET

Resumen

Muchos sistemas de visión requieren reconocer texto capturado a muy alta velocidad; identificadores de matrícula, escáneres, etc. La tecnología actual permite la utilización de complejos sistemas de preprocesado deimagen para mejorar las características de lectura. Esta tesis propone dos algoritmos de binarización adecuados para aplicaciones de reconocimiento de caracteres de alta precisión. El punto de partida es el estudio de los diferentes tipos de sistemas de votación existentes y en estudiar sus ventajas e incovenientes. Se han tratado los inconvenientes presentes en los diferentes sistemas de votación desde el punto de seguridad y privacidad en el voto así como de facilidad de uso para el votante. Un segundo paso ha sido el estudio de los diferentes sistemas de binarización existentes y en comprobar su idoneidad para las aplicaciones de voto electrónico. Una vez comprobado que los sistemas existentes no resuelven completamente la problemática, se ha procedido a elaborarar dos algoritmos y a comprobar su funcionamiento en las condiciones impuestas por los sistemas de votación. Los dos algoritmos propuestos están basados en el uso de redes neuronales e histogramas modificados. Se ha elegido uno de los algoritmos, basado en la utilización de una descripción semántica del histograma y una red neuronal de regresión general, por se el más idóneo dadas las características propias de los sistemas de votación. Finalmente, se ha propuesto una implementación física para el algoritmo seleccionado basado en dispositivos lógicos programables. Mediante esta implementación física se ha podido comprobar que el algoritmo es adecuado en términos de velocidad y complejidad a nadida al sistema de votación.