Microprocesadores risc. Su evolución y un simulador de ayuda al diseño

  1. ALVAREZ BALBAS, GONZALO
unter der Leitung von:
  1. Clemente Rodríguez Lafuente Doktorvater/Doktormutter

Universität der Verteidigung: Universidad del País Vasco - Euskal Herriko Unibertsitatea

Jahr der Verteidigung: 1999

Gericht:
  1. Ramón Beivide Palacio Präsident/in
  2. Agustín Arruabarrena Frutos Sekretär/in
  3. José Ángel Gregorio Monasterio Vocal
  4. José María Llaberia Griño Vocal
  5. José Ignacio Martín Aramburu Vocal

Art: Dissertation

Teseo: 72227 DIALNET

Zusammenfassung

El aumento del poder de integración en los CI, motivado por la evolución de la tecnología VLSI, ha llevado a la aparición de diseños de procesadores RISC cada vez más complejos y con gran variedad de soluciones. Al poder disponer de un conjunto cada vez mayor de parámetros de diseño se hace más difícil determinar las mejores soluciones, siendo necesaria la utilización de herramientas de ayuda a la evaluación de rendimientos y costes. Este trabajo se centra en el análisis evolutivo de las arquitecturas RISC, estudiando la evolución de diferentes parámetros de diseño de un procesador RISC que más afectan al rendimiento. Tras el estudio de diferentes simuladores de arquitecturas, proponemos un simulador con varias ventajas sobre los existentes: simular cualquier tipo de arquitectura existente o no existente, reutilización de los modelos de arquitecturas, y poder simular las excepciones. El simulador nos va permitir obtener datos de rendimiento de cualquier elemento de la arquitectura y así evaluar su idoneidad. Como ayuda al cálculo de los costes harware de una arquitectura, se proponen unas herramientas de ayuda al diseño y estimación de costes. Estas herramientas están basadas en la utilización del lenguaje de descripción hardware VHDL y en una herramienta de síntesis.